BRIGNONE, GIOVANNI

BRIGNONE, GIOVANNI  

Dipartimento di Elettronica e Telecomunicazioni  

091553  

Mostra records
Risultati 1 - 3 di 3 (tempo di esecuzione: 0.004 secondi).
Citazione Data di pubblicazione Autori File
A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs / Brignone, Giovanni; Lazarescu, Mihai T.; Lavagno, Luciano. - ELETTRONICO. - (2023), pp. 551-557. (Intervento presentato al convegno 2023 IEEE 41st International Conference on Computer Design (ICCD) tenutosi a Washington (USA) nel 06-08 November 2023) [10.1109/ICCD58817.2023.00089]. 1-gen-2023 Giovanni BrignoneMihai T. LazarescuLuciano Lavagno paper.pdfBrignone-A-DSP.pdf
To Spike or Not To Spike: A Digital Hardware Perspective on Deep Learning Acceleration / Ottati, Fabrizio; Gao, Chang; Chen, Qinyu; Brignone, Giovanni; Casu, Mario Roberto; Eshraghian, Jason; Lavagno, Luciano.. - In: IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS. - ISSN 2156-3365. - ELETTRONICO. - 13:4(2023), pp. 1015-1025. [10.1109/JETCAS.2023.3330432] 1-gen-2023 Ottati, FabrizioBrignone, GiovanniCasu, Mario RobertoLavagno, Luciano. + review_jetcas.pdfOttati-ToSpike_compressed.pdf
Array-specific dataflow caches for high-level synthesis of memory-intensive algorithms on FPGAs / Brignone, Giovanni; Jamal, Muhammad Usman; Lazarescu, Mihai T.; Lavagno, Luciano. - In: IEEE ACCESS. - ISSN 2169-3536. - ELETTRONICO. - 10:(2022), pp. 118858-118877. [10.1109/ACCESS.2022.3219868] 1-gen-2022 Brignone, GiovanniJamal, Muhammad UsmanLazarescu, Mihai T.Lavagno, Luciano ACCESS3219868.pdfArray-Specific_Dataflow_Caches_for_High-Level_Synthesis_of_Memory-Intensive_Algorithms_on_FPGAs.pdf