RicercaInizia una nuova ricerca
NOTA: è possibile cercare una corrispondenza esatta usando i doppi apici, ad es: "evoluzione della specie". Qualora si cerchi un identificativo, è consigliabile cercarlo in due modi differenti: tra apici con caratteri speciali es: "978-94-6366-274" oppure senza caratteri speciali solo come sequenza numerica: es 978946366274.
A dynamic reconfiguration mechanism to increase the reliability of GPGPUs
2020 Rodriguez Condia, Josie E.; Narducci, Pierpaolo; Reorda, M. Sonza; Sterpone, L.
A Fault Injection Environment for Microprocessor-based Board
1998 Benso, Alfredo; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo
A Fault Injection Environment for SoPC's Embedded Microprocessors
2006 M., PORTELA GARCIA; Sterpone, Luca; C., LOPEZ ONGIL; SONZA REORDA, Matteo; Violante, Massimo
A Functional Test Algorithm for the Register Forwarding and Pipeline Interlocking unit in Pipelined Microprocessors
2013 Bernardi, Paolo; Du, Boyang; Ciganda, LYL MERCEDES; SANCHEZ SANCHEZ, EDGAR ERNESTO; SONZA REORDA, Matteo; Grosso, Michelangelo; Ballan, O.
A genetic algorithm for automatic generation of test logic for digital circuits
1996 Corno, Fulvio; Prinetto, Paolo Ernesto; SONZA REORDA, Matteo; ,
A Genetic Algorithm for Floorplan Area Optimization
1994 Rebaudengo, Maurizio; SONZA REORDA, Matteo
A genetic algorithm for the computation of initialization sequences for synchronous sequential circuits
2001 Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Squillero, Giovanni
A genetic algorithm for the computation of initialization sequences for synchronous sequential circuits
1997 Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Squillero, Giovanni
A Genetic Algorithm-based System for Generating Test Programs for Microprocessor IP Cores
2000 Corno, Fulvio; SONZA REORDA, Matteo; Squillero, Giovanni; Violante, Massimo
A hardware accelerated framework for the generation of design validation programs for SMT processors
2010 SANCHEZ SANCHEZ, EDGAR ERNESTO; Danilo, Ravotto; SONZA REORDA, Matteo
Citazione | Data di pubblicazione | Autori | File |
---|---|---|---|
A dynamic reconfiguration mechanism to increase the reliability of GPGPUs / Rodriguez Condia, Josie E.; Narducci, Pierpaolo; Reorda, M. Sonza; Sterpone, L.. - ELETTRONICO. - (2020), pp. 1-6. (Intervento presentato al convegno 2020 IEEE 38th VLSI Test Symposium (VTS) tenutosi a San Diego, USA nel 5-8 April 2020) [10.1109/VTS48691.2020.9107572]. | 1-gen-2020 | Rodriguez Condia, Josie E.Reorda, M. SonzaSterpone, L. + | 09107572.pdf |
A Fault Injection Environment for Microprocessor-based Board / Benso, Alfredo; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo. - STAMPA. - (1998), pp. 768-773. (Intervento presentato al convegno IEEE International Test Conference (ITC) tenutosi a Washington (DC), USA nel 18-23 Oct. 1998) [10.1109/TEST.1998.743259]. | 1-gen-1998 | BENSO, AlfredoPRINETTO, Paolo ErnestoREBAUDENGO, MaurizioSONZA REORDA, Matteo | 1998-ITC-FaultInjection-uP.pdf |
A Fault Injection Environment for SoPC's Embedded Microprocessors / M., PORTELA GARCIA; Sterpone, Luca; C., LOPEZ ONGIL; SONZA REORDA, Matteo; Violante, Massimo. - (2006), pp. 68-73. (Intervento presentato al convegno 7th IEEE Latin-American Test Workshop, Buenos Aires, Argentina). | 1-gen-2006 | STERPONE, LucaSONZA REORDA, MatteoVIOLANTE, MASSIMO + | - |
A Functional Test Algorithm for the Register Forwarding and Pipeline Interlocking unit in Pipelined Microprocessors / Bernardi, Paolo; Du, Boyang; Ciganda, LYL MERCEDES; SANCHEZ SANCHEZ, EDGAR ERNESTO; SONZA REORDA, Matteo; Grosso, Michelangelo; Ballan, O.. - STAMPA. - (2013). (Intervento presentato al convegno IEEE 7th International Design and Test Symposium (IDT) tenutosi a Doha (Qatar) nel December 2012) [10.1109/IDT.2013.6727120]. | 1-gen-2013 | BERNARDI, PAOLODU, BOYANGCIGANDA, LYL MERCEDESSANCHEZ SANCHEZ, EDGAR ERNESTOSONZA REORDA, MatteoGROSSO, MICHELANGELO + | - |
A genetic algorithm for automatic generation of test logic for digital circuits / Corno, Fulvio; Prinetto, Paolo Ernesto; SONZA REORDA, Matteo; ,. - STAMPA. - (1996), pp. 10-16. (Intervento presentato al convegno ICTAI 1996 : 8th IEEE International Conference on Tools with Artificial Intelligence, 1996 tenutosi a Toulouse (France) nel Nov 16-19, 1996) [10.1109/TAI.1996.560394]. | 1-gen-1996 | CORNO, FulvioPRINETTO, Paolo ErnestoSONZA REORDA, Matteo + | - |
A Genetic Algorithm for Floorplan Area Optimization / Rebaudengo, Maurizio; SONZA REORDA, Matteo. - (1994), pp. 93-96. (Intervento presentato al convegno Evolutionary Computation, 1994. IEEE World Congress on Computational Intelligence., Proceedings of the First IEEE Conference on tenutosi a Orlando, FL, USA nel 27-29 Jun 1994) [10.1109/ICEC.1994.350035]. | 1-gen-1994 | REBAUDENGO, MaurizioSONZA REORDA, Matteo | - |
A genetic algorithm for the computation of initialization sequences for synchronous sequential circuits / Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Squillero, Giovanni. - (2001), pp. 213-218. (Intervento presentato al convegno ATS '97 tenutosi a Akita (JPN) nel 19-21 Nov. 1997) [10.1109/ATS.2001.10066]. | 1-gen-2001 | CORNO, FulvioPRINETTO, Paolo ErnestoREBAUDENGO, MaurizioSONZA REORDA, MatteoSQUILLERO, Giovanni | - |
A genetic algorithm for the computation of initialization sequences for synchronous sequential circuits / Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Squillero, Giovanni. - (1997), pp. 56-61. (Intervento presentato al convegno ATS '97, 6th Asian Test Symposium tenutosi a Akita (JPN) nel 17-19 Nov 1997) [10.1109/ATS.1997.643917]. | 1-gen-1997 | CORNO, FulvioPRINETTO, Paolo ErnestoREBAUDENGO, MaurizioSONZA REORDA, MatteoSQUILLERO, Giovanni | - |
A Genetic Algorithm-based System for Generating Test Programs for Microprocessor IP Cores / Corno, Fulvio; SONZA REORDA, Matteo; Squillero, Giovanni; Violante, Massimo. - (2000), pp. 195-198. (Intervento presentato al convegno International Conference on Tools with Artificial Intelligence tenutosi a Vancouver, Canada nel November 13-15, 2000). | 1-gen-2000 | CORNO, FulvioSONZA REORDA, MatteoSQUILLERO, GiovanniVIOLANTE, MASSIMO | - |
A hardware accelerated framework for the generation of design validation programs for SMT processors / SANCHEZ SANCHEZ, EDGAR ERNESTO; Danilo, Ravotto; SONZA REORDA, Matteo. - (2010). (Intervento presentato al convegno 13th IEEE International Symposium on Design & Diagnostics of Elctronic Circuits and Systems tenutosi a Vienna, Austria nel April 2010). | 1-gen-2010 | SANCHEZ SANCHEZ, EDGAR ERNESTOSONZA REORDA, Matteo + | - |
Legenda icone
- file ad accesso aperto
- file disponibili sulla rete interna
- file disponibili agli utenti autorizzati
- file disponibili solo agli amministratori
- file sotto embargo
- nessun file disponibile
Opzioni
Scopri
Tipologia
- 4 Contributo in Atti di Convegno ... 467
- 4 Contributo in Atti di Convegno ... 467
Data di pubblicazione
- In corso di stampa 2
- 2020 - 2023 68
- 2010 - 2019 127
- 2000 - 2009 167
- 1990 - 1999 99
- 1988 - 1989 4
Editore
- IEEE 128
- IEEE Computer Society 44
- Springer 25
- Institute of Electrical and Elect... 19
- IEEE - INST ELECTRICAL ELECTRONIC... 17
- ACM Press 7
- IEEE-INST ELECTRICAL ELECTRONICS ... 6
- IEEE / Institute of Electrical an... 4
- ACM 3
- ieee 3
Rivista
- LECTURE NOTES IN COMPUTER SCIENCE 22
Serie
- LECTURE NOTES IN COMPUTER SCIENCE 2
- ... IEEE ... INTERNATIONAL SYMPOS... 1
- IFIP ADVANCES IN INFORMATION AND ... 1
- LECTURE NOTES IN COMPUTER SCIENCE 1
- PROCEEDINGS IEEE COMPUTER SOCIETY... 1
Keyword
- Reliability 12
- SBST 12
- Safety 10
- Electrical and Electronic Enginee... 9
- Graphics Processing Units (GPUs) 9
- Hardware and Architecture 8
- Reliability and Quality 7
- Risk 7
- software-based self-test 7
- Fault Injection 6
Lingua
- eng 283
- ger 1
- ita 1
Accesso al fulltext
- no fulltext 358
- partially open 51
- reserved 35
- open 21
- mixed 2