A hardware accelerated framework for the generation of design validation programs for SMT processors / SANCHEZ SANCHEZ, EDGAR ERNESTO; Danilo, Ravotto; SONZA REORDA, Matteo. - (2010). ((Intervento presentato al convegno 13th IEEE International Symposium on Design & Diagnostics of Elctronic Circuits and Systems tenutosi a Vienna, Austria nel April 2010.

A hardware accelerated framework for the generation of design validation programs for SMT processors

SANCHEZ SANCHEZ, EDGAR ERNESTO;SONZA REORDA, Matteo
2010

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2317516
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo