Archivio Istituzionale della RicercaPower Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide / Farnaghinejad, B., Porsia, A., Ruospo, A., Savino, A., Di Carlo, S., Sanchez, E.. - (In corso di stampa). (RESCUER: The first workshop on REliable and SeCUrE RISC-V architectures - Colocated with the IEEE European Test Symposium 2025 Tallinn, ESTONIA May 26 - 30, 2025) [10.48550/arxiv.2512.21362].
Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide
Behnam Farnaghinejad;Antonio Porsia;Annachiara Ruospo;Alessandro Savino;Stefano Di Carlo;Ernesto Sanchez
In corso di stampa
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
CR_ETS_RESCUER_2025.pdf
accesso riservato
Tipologia:
2. Post-print / Author's Accepted Manuscript
Licenza:
Non Pubblico - Accesso privato/ristretto
Dimensione
5.11 MB
Formato
Adobe PDF
|
5.11 MB | Adobe PDF | Visualizza/Apri Richiedi una copia |
|
2512.21362v1.pdf
accesso riservato
Tipologia:
1. Preprint / submitted version [pre- review]
Licenza:
Non Pubblico - Accesso privato/ristretto
Dimensione
4.99 MB
Formato
Adobe PDF
|
4.99 MB | Adobe PDF | Visualizza/Apri Richiedi una copia |
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/3011379