Archivio Istituzionale della RicercaStatic linked faults are considered an interesting class of memory faults. Their capability of influencing the behavior of other faults causes the hiding of the fault effect and makes test algorithm design and validation a very complex task. This paper presents a memory fault simulator architecture targeting the full set of linked faults.
Memory Fault Simulator for Static-Linked Faults / Benso, Alfredo; Bosio, Alberto; DI CARLO, Stefano; DI NATALE, Giorgio; Prinetto, Paolo Ernesto. - STAMPA. - (2006), pp. 31-36. (Intervento presentato al convegno IEEE 15th AsianTest Symposium (ATS) tenutosi a Fukuoka, JP nel 20-23 Nov. 2006) [10.1109/ATS.2006.260989].
Memory Fault Simulator for Static-Linked Faults
BENSO, Alfredo;BOSIO, ALBERTO;DI CARLO, STEFANO;DI NATALE, Giorgio;PRINETTO, Paolo Ernesto
2006
Abstract
Static linked faults are considered an interesting class of memory faults. Their capability of influencing the behavior of other faults causes the hiding of the fault effect and makes test algorithm design and validation a very complex task. This paper presents a memory fault simulator architecture targeting the full set of linked faults.
| File | Dimensione | Formato | |
|---|---|---|---|
|
2006-ATS-MemorySim.pdf
accesso aperto
Tipologia:
2. Post-print / Author's Accepted Manuscript
Licenza:
PUBBLICO - Tutti i diritti riservati
Dimensione
278.6 kB
Formato
Adobe PDF
|
278.6 kB | Adobe PDF | Visualizza/Apri |
|
2006-ATS-MemorySim-AuthorVersion.pdf
accesso aperto
Descrizione: Manuscript author version
Tipologia:
2. Post-print / Author's Accepted Manuscript
Licenza:
PUBBLICO - Tutti i diritti riservati
Dimensione
7.45 MB
Formato
Adobe PDF
|
7.45 MB | Adobe PDF | Visualizza/Apri |
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/11583/1499992
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo