Archivio Istituzionale della RicercaWe developed a domain-based isolation design flow for the mitigation of SEU effects on SRAM-based FPGAs. Fault injection experimental analysis on TMR circuits mapped on APSoC demonstrates an improvement of 44% versus traditional mitigation techniques.
SEU Mitigation on SRAM-based FPGAs through Domains-based Isolation Design Flow / Portaluri, Andrea; De Sio, Corrado; Azimi, Sarah; Sterpone, Luca. - ELETTRONICO. - (2021). (Intervento presentato al convegno IEEE Radiation and its Effects on Components and Systems 2021 tenutosi a Vienna (Austria) nel 13-17 September 2021) [10.1109/RADECS53308.2021.9954492].
SEU Mitigation on SRAM-based FPGAs through Domains-based Isolation Design Flow
Portaluri,Andrea;De Sio,Corrado;Azimi,Sarah;Sterpone,Luca
2021
Abstract
We developed a domain-based isolation design flow for the mitigation of SEU effects on SRAM-based FPGAs. Fault injection experimental analysis on TMR circuits mapped on APSoC demonstrates an improvement of 44% versus traditional mitigation techniques.
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
RADECS-Camera Ready.pdf
accesso aperto
Descrizione: RADECS 2021 Camera Ready
Tipologia:
2. Post-print / Author's Accepted Manuscript
Licenza:
Pubblico - Tutti i diritti riservati
Dimensione
560.43 kB
Formato
Adobe PDF
|
560.43 kB | Adobe PDF | Visualizza/Apri |
|
SEU_Mitigation_on_SRAM-based_FPGAs_through_Domains-based_Isolation_Design_Flow.pdf
accesso riservato
Tipologia:
2a Post-print versione editoriale / Version of Record
Licenza:
Non Pubblico - Accesso privato/ristretto
Dimensione
1.38 MB
Formato
Adobe PDF
|
1.38 MB | Adobe PDF | Visualizza/Apri Richiedi una copia |
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2923834