Archivio Istituzionale della RicercaA Functional Power Evaluation Flow for Defining Test Power Limits during At-Speed Delay Testing / M., V., A., B., L., D., P., G., S., P., A., V., SANCHEZ SANCHEZ, E.E., DE CARVALHO, M., SONZA REORDA, M.. - (2011), pp. 153-158. (2011 16th IEEE European Test Symposium (ETS) ) [10.1109/ETS.2011.21].
A Functional Power Evaluation Flow for Defining Test Power Limits during At-Speed Delay Testing
SANCHEZ SANCHEZ, EDGAR ERNESTO;DE CARVALHO, MAURICIO;SONZA REORDA, Matteo
2011
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2460412
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo