Hybrid on-line self-test architecture for computational units on embedded processor cores / Floridia, Andrea; Mongano, Gianmarco; Piumatti, Davide; Sanchez, Ernesto. - IEEE DDECS19:(2019), pp. 1-6. (Intervento presentato al convegno Design and Diagnostics of Electronic Circuits and Systems (DDECS) tenutosi a Cluj-Napoca nel April 24-26, 2019) [10.1109/DDECS.2019.8724647].
Hybrid on-line self-test architecture for computational units on embedded processor cores
Floridia, Andrea;Piumatti, Davide;Sanchez, Ernesto
2019
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2734526
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo