On the Modeling of Gate Delay Faults by Means of Transition Delay Faults / Bernardi, Paolo; SONZA REORDA, Matteo; Bosio, A.; Girard, P.; Pravossoudovitch, S.. - (2011), pp. 226-232. (Intervento presentato al convegno Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2011 IEEE International Symposium on) [10.1109/DFT.2011.53].
On the Modeling of Gate Delay Faults by Means of Transition Delay Faults
BERNARDI, PAOLO;SONZA REORDA, Matteo;
2011
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2479981
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo