Behavioral-level test vector generation for system-on-chip designs / M., Lajolo; Rebaudengo, Maurizio; Sonza Reorda, Matteo; Violante, Massimo; Lavagno, Luciano. - 2000-:(2000), pp. 21-26. ( IEEE International High-Level Design Validation and Test Workshop, HLDVT 2000 usa 2000) [10.1109/HLDVT.2000.889554].

Behavioral-level test vector generation for system-on-chip designs

REBAUDENGO, Maurizio;SONZA REORDA, Matteo;VIOLANTE, MASSIMO;LAVAGNO, Luciano
2000

2000
0-7695-0786-7
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1667452
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo