PORTO @ Archivio Istituzionale della Ricerca

This paper presents a BIST architecture, based on a single microprogrammable BIST processor and a set of memory wrappers, designed to simplify the test of a system containing many distributed multi-port SRAMs of different sizes (number of bits, number of words), access protocol (asynchronous, synchronous), and timing

A programmable BIST architecture for clusters of Multiple-Port SRAMs / Benso, Alfredo; DI CARLO, Stefano; DI NATALE, Giorgio; Prinetto, Paolo Ernesto; Lobetti Bodoni, M.. - STAMPA. - (2000), pp. 557-566. (Intervento presentato al convegno IEEE International Test Conference (ITC) tenutosi a Atlantic City (NJ), USA nel 3-5 Oct. 2000) [10.1109/TEST.2000.894249].

A programmable BIST architecture for clusters of Multiple-Port SRAMs

BENSO, Alfredo;DI CARLO, STEFANO;DI NATALE, Giorgio;PRINETTO, Paolo Ernesto;
2000

Abstract

This paper presents a BIST architecture, based on a single microprogrammable BIST processor and a set of memory wrappers, designed to simplify the test of a system containing many distributed multi-port SRAMs of different sizes (number of bits, number of words), access protocol (asynchronous, synchronous), and timing
2000
0780365461
4.1 Contributo in Atti di convegno
File in questo prodotto:
File Dimensione Formato  
2000-ITC-RAM BIST-AuthorVersion.pdf

accesso aperto

Descrizione: Manuscript author version
Tipologia: 2. Post-print / Author's Accepted Manuscript
Licenza: PUBBLICO - Tutti i diritti riservati
Dimensione 4.53 MB
Formato Adobe PDF
Visualizza/Apri
4.53 MB Adobe PDF Visualizza/Apri
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1500007
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo