PORTO @ 
Archivio Istituzionale della Ricerca
IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.
EnglishThis paper presents a BIST architecture, based on a single microprogrammable BIST processor and a set of memory wrappers, designed to simplify the test of a system containing many distributed multi-port SRAMs of different sizes (number of bits, number of words), access protocol (asynchronous, synchronous), and timing
| Titolo: | A programmable BIST architecture for clusters of Multiple-Port SRAMs |
| Autori: | |
| Data di pubblicazione: | 2000 |
| Abstract: | This paper presents a BIST architecture, based on a single microprogrammable BIST processor and a... set of memory wrappers, designed to simplify the test of a system containing many distributed multi-port SRAMs of different sizes (number of bits, number of words), access protocol (asynchronous, synchronous), and timing |
| ISBN: | 0780365461 |
| Appare nelle tipologie: | 4.1 Contributo in Atti di convegno |
File in questo prodotto:
| File | Descrizione | Tipologia | Licenza | |
|---|---|---|---|---|
| 2000-ITC-RAM BIST-AuthorVersion.pdf | Manuscript author version | 2. Post-print | PUBBLICO - Tutti i diritti riservati | Visibile a tuttiVisualizza/Apri |
| 2000-ITC-RAM BIST.pdf | Published version | 2. Post-print | Non Pubblico - Accesso privato/ristretto | Administrator Richiedi una copia |
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11583/1500007I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Copyright © 2019