Archivio Istituzionale della RicercaBAROCCI, MICHELANGELO
BAROCCI, MICHELANGELO
Dipartimento di Automatica e Informatica
037860
Mostra
records
Risultati 1 - 2 di 2 (tempo di esecuzione: 0.009 secondi).
From Simulation to Speedup: Hardware Implementation of the SGASP Cache Memory Prefetcher through HLS in FPGA Systems
2026 Sánchez-Cuevas, Pablo; Ríos-Navarro, Antonio; Pérez-Peña, Antonio M.; Barocci, Michelangelo; Díaz-del-Río, Fernando
The inNuCE Research Infrastructure and the Neuromorphic MLOps for AIoT prototyping
2026 Urgese, Gianvito; Fra, Vittorio; Pignata, Andrea; Fanuli, Giuseppe; Gomez, Walter Gallego; Pignari, Riccardo; Barocci, Michelangelo; Leto, Benedetto; Tilocca, Salvatore; Cassetta, Nicola; Montuschi, Paolo; Macii, Enrico
| Citazione | Data di pubblicazione | Autori | File |
|---|---|---|---|
| From Simulation to Speedup: Hardware Implementation of the SGASP Cache Memory Prefetcher through HLS in FPGA Systems / Sánchez-Cuevas, P., Ríos-Navarro, A., Pérez-Peña, A.M., Barocci, M., Díaz-del-Río, F.. - In: JOURNAL OF SYSTEMS ARCHITECTURE. - ISSN 1383-7621. - 181:(2026). [10.1016/j.sysarc.2026.103977] | 1-gen-2026 | Michelangelo Barocci + | 1-s2.0-S138376212600295X-main.pdf |
| The inNuCE Research Infrastructure and the Neuromorphic MLOps for AIoT prototyping / Urgese, G., Fra, V., Pignata, A., Fanuli, G., Gomez, W.G., Pignari, R., Barocci, M., Leto, B., Tilocca, S., Cassetta, N., Montuschi, P., Macii, E.. - In: IEEE INTERNET OF THINGS JOURNAL. - ISSN 2327-4662. - 13:9(2026), pp. 19286-19299. [10.1109/jiot.2026.3663902] | 1-gen-2026 | Urgese, GianvitoFra, VittorioPignata, AndreaFanuli, GiuseppeGomez, Walter GallegoPignari, RiccardoBarocci, MichelangeloLeto, BenedettoTilocca, SalvatoreCassetta, NicolaMontuschi, PaoloMacii, Enrico | The_inNuCE_Research_Infrastructure_and_the_Neuromorphic_MLOps_for_AIoT_Prototyping.pdf |