Archivio Istituzionale della RicercaEnabling Time-Aware Priority Traffic Management over Distributed FPGA Nodes / Scionti, A., Savio, P., Lubrano, F., Stirano, F., Nespola, A., Terzo, O., De Sio, C., Sterpone, L.. - (2025), pp. 558-565. (2025 28th Euromicro Conference on Digital System Design (DSD) ) [10.1109/dsd67783.2025.00082].
Enabling Time-Aware Priority Traffic Management over Distributed FPGA Nodes
Scionti, Alberto;Savio, Paolo;Nespola, Antonino;De Sio, Corrado;Sterpone, Luca
2025
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/3017765
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo