PORTO @ 
Archivio Istituzionale della Ricerca
IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.
EnglishWith the continuous scaling down of the transistor size, the so-called intra-cell defects are more and more frequent. In this paper we propose a defect grading tool able to evaluate the efficiency of the applied test set. The test set efficiency is quantified w.r.t. the intra-cell defect coverage and the intra-cell diagnosis resolution.
An intra-cell defect grading tool / Bosio, A.; Dilillo, L.; Girard, P.; Todri-Sanial, A.; Virazel, A.; Bernabovi, S.; Bernardi, P.. - (2014), pp. 298-301. ((Intervento presentato al convegno 17th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2014 tenutosi a pol nel 2014 [10.1109/DDECS.2014.6868814].
| Titolo: | An intra-cell defect grading tool | |
| Autori: | ||
| Data di pubblicazione: | 2014 | |
| Abstract: | With the continuous scaling down of the transistor size, the so-called intra-cell defects are mor...e and more frequent. In this paper we propose a defect grading tool able to evaluate the efficiency of the applied test set. The test set efficiency is quantified w.r.t. the intra-cell defect coverage and the intra-cell diagnosis resolution. | |
| ISBN: | 978-1-4799-4558-0 978-1-4799-4560-3 | |
| Appare nelle tipologie: | 4.1 Contributo in Atti di convegno |
File in questo prodotto:
| File | Descrizione | Tipologia | Licenza | |
|---|---|---|---|---|
| 06868814.pdf | 2a Post-print versione editoriale / Version of Record | Non Pubblico - Accesso privato/ristretto | Administrator Richiedi una copia |
http://hdl.handle.net/11583/2909180
Copyright © 2022