PORTO @ 
Archivio Istituzionale della Ricerca
IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.
EnglishIn this article, the authors implement an FPGA simulator that accelerates the performance evaluation of very long QC-LDPC codes, and present a novel 8-KB LDPC code for NAND flash memory with better performance.
FPGA accelerator of algebraic quasi cyclic LDPC codes for NAND flash memories / Zaidi, Syed Azhar Ali; Tuoheti, Abuduwaili; Martina, Maurizio; Masera, Guido. - In: IEEE DESIGN & TEST. - ISSN 2168-2356. - STAMPA. - 33:6(2016), pp. 77-84. [10.1109/MDAT.2015.2497322]
| Titolo: | FPGA accelerator of algebraic quasi cyclic LDPC codes for NAND flash memories | |
| Autori: | ||
| Data di pubblicazione: | 2016 | |
| Rivista: | ||
| Digital Object Identifier (DOI): | http://dx.doi.org/10.1109/MDAT.2015.2497322 | |
| Appare nelle tipologie: | 1.1 Articolo in rivista |
File in questo prodotto:
| File | Descrizione | Tipologia | Licenza | |
|---|---|---|---|---|
| DT_DT-2015-04-0035.R2_Zaidi.pdf | Post-print autore | 2. Post-print / Author's Accepted Manuscript | PUBBLICO - Tutti i diritti riservati | Visibile a tuttiVisualizza/Apri |
| 07317506.pdf | Versione editore | 2. Post-print / Author's Accepted Manuscript | Non Pubblico - Accesso privato/ristretto | Administrator Richiedi una copia |
http://hdl.handle.net/11583/2654903
Copyright © 2022