Archivio Istituzionale della RicercaIn this article, the authors implement an FPGA simulator that accelerates the performance evaluation of very long QC-LDPC codes, and present a novel 8-KB LDPC code for NAND flash memory with better performance.
FPGA accelerator of algebraic quasi cyclic LDPC codes for NAND flash memories / Zaidi, SYED AZHAR ALI; Tuoheti, Abuduwaili; Martina, Maurizio; Masera, Guido. - In: IEEE DESIGN & TEST. - ISSN 2168-2356. - STAMPA. - 33:6(2016), pp. 77-84. [10.1109/MDAT.2015.2497322]
FPGA accelerator of algebraic quasi cyclic LDPC codes for NAND flash memories
ZAIDI, SYED AZHAR ALI;TUOHETI, ABUDUWAILI;MARTINA, MAURIZIO;MASERA, Guido
2016
Abstract
In this article, the authors implement an FPGA simulator that accelerates the performance evaluation of very long QC-LDPC codes, and present a novel 8-KB LDPC code for NAND flash memory with better performance.
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
DT_DT-2015-04-0035.R2_Zaidi.pdf
accesso aperto
Descrizione: Post-print autore
Tipologia:
2. Post-print / Author's Accepted Manuscript
Licenza:
Pubblico - Tutti i diritti riservati
Dimensione
195.44 kB
Formato
Adobe PDF
|
195.44 kB | Adobe PDF | Visualizza/Apri |
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2654903
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo