Archivio Istituzionale della RicercaZAIDI, SYED AZHAR ALI
ZAIDI, SYED AZHAR ALI
Dipartimento di Elettronica e Telecomunicazioni
029315
Mostra
records
Risultati 1 - 3 di 3 (tempo di esecuzione: 0.009 secondi).
FPGA accelerator of algebraic quasi cyclic LDPC codes for NAND flash memories
2016 Zaidi, SYED AZHAR ALI; Tuoheti, Abuduwaili; Martina, Maurizio; Masera, Guido
Design of LDPC Decoder for Error Correction in Memory Devices
2015 Zaidi, SYED AZHAR ALI
Molecular transistor circuits: From device model to circuit simulation
2014 Zahir, Ali; Zaidi, SYED AZHAR ALI; Pulimeno, Azzurra; Graziano, Mariagrazia; Demarchi, Danilo; Masera, Guido; Piccinini, Gianluca
| Citazione | Data di pubblicazione | Autori | File |
|---|---|---|---|
| FPGA accelerator of algebraic quasi cyclic LDPC codes for NAND flash memories / Zaidi, SYED AZHAR ALI; Tuoheti, Abuduwaili; Martina, Maurizio; Masera, Guido. - In: IEEE DESIGN & TEST. - ISSN 2168-2356. - STAMPA. - 33:6(2016), pp. 77-84. [10.1109/MDAT.2015.2497322] | 1-gen-2016 | ZAIDI, SYED AZHAR ALITUOHETI, ABUDUWAILIMARTINA, MAURIZIOMASERA, Guido | DT_DT-2015-04-0035.R2_Zaidi.pdf |
| Design of LDPC Decoder for Error Correction in Memory Devices / Zaidi, SYED AZHAR ALI. - (2015). | 1-gen-2015 | ZAIDI, SYED AZHAR ALI | - |
| Molecular transistor circuits: From device model to circuit simulation / Zahir, Ali; Zaidi, SYED AZHAR ALI; Pulimeno, Azzurra; Graziano, Mariagrazia; Demarchi, Danilo; Masera, Guido; Piccinini, Gianluca. - ELETTRONICO. - (2014), pp. 129-134. (Intervento presentato al convegno Nanoscale Architectures (NANOARCH), 2014 IEEE/ACM International Symposium on tenutosi a Paris nel 2014-July) [10.1109/NANOARCH.2014.6880492]. | 1-gen-2014 | ZAHIR, ALIZAIDI, SYED AZHAR ALIPULIMENO, AZZURRAGRAZIANO, MARIAGRAZIADEMARCHI, DANILOMASERA, GuidoPICCININI, GIANLUCA | NANOARCH-14-mol-transistor.pdf |