Archivio Istituzionale della RicercaA low-cost susceptibility analysis methodology to selectively harden logic circuits / Wali, I.; Deveautour, B.; Virazel, A.; Bosio, A.; Girard, P.; SONZA REORDA, Matteo. - ELETTRONICO. - (2016), pp. 1-2. (Intervento presentato al convegno 2016 21th IEEE European Test Symposium (ETS)) [10.1109/ETS.2016.7519296].
A low-cost susceptibility analysis methodology to selectively harden logic circuits
SONZA REORDA, Matteo
2016
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2650514
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo