Archivio Istituzionale della RicercaLow power methodology for an ASIC design flow based on high-level synthesis / Muslim, FAHAD BIN; Qamar, Affaq; Lavagno, Luciano. - (2015), pp. 11-15. (Intervento presentato al convegno 23rd International Conference on Software, Telecommunications and Computer Networks, SoftCOM 2015 tenutosi a Elaphusa Hotel, hrv nel 2015) [10.1109/SOFTCOM.2015.7314103].
Low power methodology for an ASIC design flow based on high-level synthesis
MUSLIM, FAHAD BIN;QAMAR, AFFAQ;LAVAGNO, Luciano
2015
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
Lavagno-Low-power.pdf
accesso riservato
Tipologia:
2a Post-print versione editoriale / Version of Record
Licenza:
Non Pubblico - Accesso privato/ristretto
Dimensione
216.06 kB
Formato
Adobe PDF
|
216.06 kB | Adobe PDF | Visualizza/Apri Richiedi una copia |
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2648212
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo