Archivio Istituzionale della RicercaWe propose a new design flow for implementing circuits hardened against SET effects af- fecting Flash-based FPGAs. Experimental results on RISC microprocessors show an in- crease of robustenss of more than 70% wrt traditional mitigation approaches.
Accurate Mitigation of Single Event Effects on Flash-based FPGAs: A new Design Flow / Sterpone, Luca; Du, Boyang; D., Merodio Codinachs; V., Ferlet Cavrois. - ELETTRONICO. - (2013). (Intervento presentato al convegno RADECS tenutosi a Oxford nel September, 2013).
Accurate Mitigation of Single Event Effects on Flash-based FPGAs: A new Design Flow
STERPONE, Luca;DU, BOYANG;
2013
Abstract
We propose a new design flow for implementing circuits hardened against SET effects af- fecting Flash-based FPGAs. Experimental results on RISC microprocessors show an in- crease of robustenss of more than 70% wrt traditional mitigation approaches.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2525307
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo