Delay model for reconfigurable logic gates based on graphene PN-junctions / Miryala, Sandeep; Calimera, Andrea; Macii, Enrico; Poncino, Massimo. - (2013), pp. 227-232. (Intervento presentato al convegno GLSVLSI-13: ACM Great Lakes Symposium on VLSI tenutosi a Paris nel May) [10.1145/2483028.2483099].
Delay model for reconfigurable logic gates based on graphene PN-junctions
MIRYALA, SANDEEP;CALIMERA, ANDREA;MACII, Enrico;PONCINO, MASSIMO
2013
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2519022
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo