Exploiting area/delay tradeoffs in high-level synthesis / Kondratyev, A.; Lavagno, Luciano; Meyer, M.; Watanabe, Y.. - (2012), pp. 1024-1029. (Intervento presentato al convegno Design, Automation & Test in Europe Conference & Exhibition (DATE), 2012) [10.1109/DATE.2012.6176646].
File in questo prodotto:
File | Dimensione | Formato | |
---|---|---|---|
date_final.pdf
accesso aperto
Tipologia:
2. Post-print / Author's Accepted Manuscript
Licenza:
Pubblico - Tutti i diritti riservati
Dimensione
202.39 kB
Formato
Adobe PDF
|
202.39 kB | Adobe PDF | Visualizza/Apri |
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2501064
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo