Archivio Istituzionale della RicercaExploiting high-level descriptions for circuits fault tolerance assessment / Benso, A., Prinetto, P.E., Rebaudengo, M., SONZA REORDA, M., J., R., R., U.. - (1997), pp. 212-216. (Defect and Fault Tolerance in VLSI Systems, 1997. Proceedings., 1997 IEEE International Symposium on Paris, F 20-22 Oct 1997) [10.1109/DFTVS.1997.628327].
Exploiting high-level descriptions for circuits fault tolerance assessment
BENSO, Alfredo;PRINETTO, Paolo Ernesto;REBAUDENGO, Maurizio;SONZA REORDA, Matteo;
1997
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2500886
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo