A test pattern generation methodology for low power consumption / Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo. - STAMPA. - (1998), pp. 453-457. (Intervento presentato al convegno 16th IEEE VLSI Test Symposium tenutosi a Monterey (CA) nel Apr 26-30 1998) [10.1109/VTEST.1998.670912].

A test pattern generation methodology for low power consumption

CORNO, Fulvio;PRINETTO, Paolo Ernesto;REBAUDENGO, Maurizio;SONZA REORDA, Matteo
1998

1998
0818684364
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2500872
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo