SAARA: a simulated annealing algorithm for test pattern generation for digital circuits / Corno, F., Prinetto, P.E., Rebaudengo, M., SONZA REORDA, M.. - (1997), pp. 228-232. (SAC '97 Proceedings of the 1997 ACM symposium on Applied computing ) [10.1145/331697.331745].

SAARA: a simulated annealing algorithm for test pattern generation for digital circuits

CORNO, Fulvio;PRINETTO, Paolo Ernesto;REBAUDENGO, Maurizio;SONZA REORDA, Matteo
1997

1997
0897918509
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2499931
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo