Efficient Verification of Sequential Circuits on a Parallel System / Camurati, Paolo Enrico; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo. - STAMPA. - (1992), pp. 64-68. (Intervento presentato al convegno EDAC'92: IEEE European Design Automation Conference tenutosi a Brussels) [10.1109/EDAC.1992.205895].

Efficient Verification of Sequential Circuits on a Parallel System

CAMURATI, Paolo Enrico;PRINETTO, Paolo Ernesto;REBAUDENGO, Maurizio;SONZA REORDA, Matteo
1992

1992
0818626453
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2499390
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo