Efficient Verification of Sequential Circuits on a Parallel System / Camurati P.; Prinetto P.; Rebaudengo M.; Sonza Reorda M.. - STAMPA. - (1992), pp. 64-68. ((Intervento presentato al convegno EDAC'92: IEEE European Design Automation Conference tenutosi a Brussels.
Titolo: | Efficient Verification of Sequential Circuits on a Parallel System | |
Autori: | ||
Data di pubblicazione: | 1992 | |
ISBN: | 0818626453 | |
Appare nelle tipologie: | 4.1 Contributo in Atti di convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11583/2499390
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.