CA-CSTP: A new BIST Architecture for Sequential Circuit / Corno, F., Sonza Reorda, M., Squillero, G., Violante, M.. - (2000), pp. 167-172. (ETW ) [10.1109/ETW.2000.873795].

CA-CSTP: A new BIST Architecture for Sequential Circuit

CORNO, Fulvio;SONZA REORDA, Matteo;SQUILLERO, Giovanni;VIOLANTE, MASSIMO
2000

2000
9780769507019
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1545264
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo