A time-slice based scheduler model for System Level Design / V., Shah; Passerone, Claudio; Lavagno, Luciano; Y., Watanabe. - (2005), pp. 378-383. ((Intervento presentato al convegno IEEE Design, Automation and Test in Europe nel March 7-11.

A time-slice based scheduler model for System Level Design

PASSERONE, Claudio;LAVAGNO, Luciano;
2005

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1416423
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo