VLSI architectures for iterative decoding of concatenated codes with interleavers / Masera, Guido; Montorsi, Guido; G., Piccinini; RUO ROCH, Massimo; Zamboni, Maurizio. - (1997), pp. 408-413. (Intervento presentato al convegno 4TH EUROPEAN CONFERENCE ON SATELLITE COMMUNICATIONS).
VLSI architectures for iterative decoding of concatenated codes with interleavers
MASERA, Guido;MONTORSI, Guido;RUO ROCH, Massimo;ZAMBONI, Maurizio
1997
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/1414696
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo