Transistors Optimization of CMOS Logic Structures for High Performance IC / Delaurenti, M.; Graziano, Mariagrazia; Masera, Guido; Piccinini, G.; Zamboni, Maurizio. - (1999), pp. 157-163. (Intervento presentato al convegno IEEE International Conference on Microelectronics nel Novembre).
Transistors Optimization of CMOS Logic Structures for High Performance IC
GRAZIANO, MARIAGRAZIA;MASERA, Guido;ZAMBONI, Maurizio
1999
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/1412910
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo