A Global Optimization Tool for CMOS Logic Circuits / Delaurenti, M.; Graziano, Mariagrazia; Masera, Guido; Piccinini, G.; M. ZAMBONI, M.. - (1999), pp. 1671-1674. ((Intervento presentato al convegno IEEE International Conference on Electronics nel Settembre.

A Global Optimization Tool for CMOS Logic Circuits

GRAZIANO, MARIAGRAZIA;MASERA, Guido;
1999

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1412907
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo