A Global Optimization Tool for CMOS Logic Circuits / DELAURENTI M.; GRAZIANO M.; MASERA G.; PICCININI G.; M. ZAMBONI M.. - (1999), pp. 1671-1674. ((Intervento presentato al convegno IEEE International Conference on Electronics nel Settembre.
Titolo: | A Global Optimization Tool for CMOS Logic Circuits | |
Autori: | ||
Data di pubblicazione: | 1999 | |
Appare nelle tipologie: | 4.1 Contributo in Atti di convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11583/1412907
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.