Archivio Istituzionale della RicercaLAGOSTINA, LORENZO
LAGOSTINA, LORENZO
Dipartimento di Elettronica e Telecomunicazioni
090728
Mostra
records
Risultati 1 - 2 di 2 (tempo di esecuzione: 0.001 secondi).
AEQUAM: Accelerating Quantum Algorithm Validation through FPGA-Based Emulation
2025 Lagostina, L.; Volpe, D.; Zamboni, M.; Turvani, G.
Mix & Latch: Comparison With State-of-the-Art Retiming On a RISC-V Benchmark
2024 Lagostina, Lorenzo; Minnella, Filippo; Cortadella, Jordi; Casu, Mario R.; Lazarescu, Mihai T.; Lavagno, Luciano
| Citazione | Data di pubblicazione | Autori | File |
|---|---|---|---|
| AEQUAM: Accelerating Quantum Algorithm Validation through FPGA-Based Emulation / Lagostina, L.; Volpe, D.; Zamboni, M.; Turvani, G.. - In: IEEE ACCESS. - ISSN 2169-3536. - 13:(2025), pp. 130232-130255. [10.1109/ACCESS.2025.3589746] | 1-gen-2025 | Lagostina L.Volpe D.Zamboni M.Turvani G. | IEEE_ACCESS_AEQUAM_final.pdf; AEQUAM_Accelerating_Quantum_Algorithm_Validation_Through_FPGA-Based_Emulation.pdf |
| Mix & Latch: Comparison With State-of-the-Art Retiming On a RISC-V Benchmark / Lagostina, Lorenzo; Minnella, Filippo; Cortadella, Jordi; Casu, Mario R.; Lazarescu, Mihai T.; Lavagno, Luciano. - In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. - ISSN 0278-0070. - STAMPA. - 43:7(2024), pp. 2229-2233. [10.1109/TCAD.2024.3360314] | 1-gen-2024 | Lagostina, LorenzoMinnella, FilippoCortadella, JordiCasu, Mario R.Lazarescu, Mihai T.Lavagno, Luciano | Mix_amp_Latch_Comparison_With_State-of-the-Art_Retiming_On_a_RISC-V_Benchmark.pdf; Minnella-Mix.pdf |