Fault tolerant nanoarray circuits: Automatic design and verification / Ranone, P.; Turvani, G.; Riente, F.; Graziano, M.; Roch, M. R.; Zamboni, M.. - ELETTRONICO. - (2014), pp. 1-6. ((Intervento presentato al convegno VLSI Test Symposium [10.1109/VTS.2014.6818761].

Fault tolerant nanoarray circuits: Automatic design and verification

Turvani, G.;Riente, F.;Graziano, M.;Zamboni, M.
2014

978-1-4799-2611-4
File in questo prodotto:
File Dimensione Formato  
Fault_tolerant_nanoarray_circuits_Automatic_design_and_verification.pdf

non disponibili

Tipologia: 2a Post-print versione editoriale / Version of Record
Licenza: Non Pubblico - Accesso privato/ristretto
Dimensione 1.88 MB
Formato Adobe PDF
1.88 MB Adobe PDF   Visualizza/Apri   Richiedi una copia
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2973101