New development on digital architecture for efficient pixel readout ASIC at extreme hit rate for hep detectors at HL-LHC / Paterno, Andrea; Pacher, Luca; Demana, Natale; Rivetti, Angelo; Dellacasa, Giulio; Marconi, Sara; Placidi, Pisana. - 2017-:(2017), pp. 1-5. ((Intervento presentato al convegno 2016 IEEE Nuclear Science Symposium, Medical Imaging Conference and Room-Temperature Semiconductor Detector Workshop (NSS/MIC/RTSD) [10.1109/NSSMIC.2016.8069855].

New development on digital architecture for efficient pixel readout ASIC at extreme hit rate for hep detectors at HL-LHC

Paterno, Andrea;
2017

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2729278
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo