Archivio Istituzionale della RicercaQoSinNoC: Analysis of QoS-aware NoC architectures for mixed-criticality applications / Avramenko, S., Azad, S.P., Esposito, S., Niazmand, B., Violante, M., Raik, J., Jenihhin, M.. - (2018), pp. 67-72. (21st IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2018 hun 2018) [10.1109/DDECS.2018.00-10].
QoSinNoC: Analysis of QoS-aware NoC architectures for mixed-criticality applications
Avramenko, Serhiy;Esposito, Stefano;Violante, Massimo;
2018
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2712601
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo