Power Modeling and Characterization of Graphene-Based Logic Gates / Miryala, Sandeep; Calimera, Andrea; Macii, Enrico; Poncino, Massimo. - (2013), pp. 223-226. ((Intervento presentato al convegno PATMOS-13: IEEE International Workshop on Power and Timing Modeling, Optimization and Simulation tenutosi a Karlsruhe nel September [10.1109/PATMOS.2013.6662177].

Power Modeling and Characterization of Graphene-Based Logic Gates

MIRYALA, SANDEEP;CALIMERA, ANDREA;MACII, Enrico;PONCINO, MASSIMO
2013

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/2519690
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo