A Verilog-A Model for Reconfigurable Logic Gates Based on Graphene pn-Junctions / Miryala, Sandeep; Montazeri, M.; Calimera, Andrea; Macii, Enrico; Poncino, Massimo. - (2013), pp. 877-880. (Intervento presentato al convegno DATE-13: ACM/IEEE Design, Automation & Test in Europe tenutosi a Dresden nel March) [10.7873/DATE.2013.185].
A Verilog-A Model for Reconfigurable Logic Gates Based on Graphene pn-Junctions
MIRYALA, SANDEEP;CALIMERA, ANDREA;MACII, Enrico;PONCINO, MASSIMO
2013
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2519018
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo