Archivio Istituzionale della RicercaAccurate simulation of SEUs in the configuration memory of SRAM-based FPGAs / Bernardeschi, C.; Cassano, L.; Domenici, A.; Sterpone, Luca. - ELETTRONICO. - (2012), pp. 115-120. (Intervento presentato al convegno IEEE DFT tenutosi a Austin, TX, USA nel October, 2012) [10.1109/DFT.2012.6378210].
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2508694
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo