In this paper we will describe a modality to speed up the design of the VLSI digital (mainly DSP) circuits and to reduce the design errors by increasing the interaction between the ad-hoc software program developed to validate the algorithm and the VHDL description and simulation. A real case of a digital power analyzer will be used for exemplification

Algorithm validation and hardware design interactive approach / Lazarescu, Mihai Teodor; Sartori, M.. - ELETTRONICO. - 1:(1996), pp. 291-294. ((Intervento presentato al convegno International Semiconductor Conference tenutosi a Sinaia, Romania nel October 1996 [10.1109/SMICND.1996.557380].

Algorithm validation and hardware design interactive approach

LAZARESCU, MIHAI TEODOR;
1996

Abstract

In this paper we will describe a modality to speed up the design of the VLSI digital (mainly DSP) circuits and to reduce the design errors by increasing the interaction between the ad-hoc software program developed to validate the algorithm and the VHDL description and simulation. A real case of a digital power analyzer will be used for exemplification
File in questo prodotto:
File Dimensione Formato  
cas96abs.pdf

accesso aperto

Tipologia: 2. Post-print / Author's Accepted Manuscript
Licenza: PUBBLICO - Tutti i diritti riservati
Dimensione 109.44 kB
Formato Adobe PDF
109.44 kB Adobe PDF Visualizza/Apri
Lazarescu-Algorithms.pdf

non disponibili

Tipologia: 2a Post-print versione editoriale / Version of Record
Licenza: Non Pubblico - Accesso privato/ristretto
Dimensione 390.67 kB
Formato Adobe PDF
390.67 kB Adobe PDF   Visualizza/Apri   Richiedi una copia
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/2507491