Archivio Istituzionale della RicercaA process algebra interpretation of a verification oriented overlanguage of VHDL / Bayol, C.; Soulas, B.; Borrione, D.; Corno, Fulvio; Prinetto, Paolo Ernesto. - (1994), pp. 506-511. (Intervento presentato al convegno EURO-DAC '94: IEEE European Design Automation Conference tenutosi a Grenoble (France) nel Sep 19-22, 1994) [10.1145/198174.198314].
A process algebra interpretation of a verification oriented overlanguage of VHDL
CORNO, Fulvio;PRINETTO, Paolo Ernesto
1994
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2501261
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo