System-Level Modeling and Verification: a Comprehensive Design Methodology

Camurati, Paolo Enrico; Corno, Fulvio; Prinetto, Paolo Ernesto; bayol, C.; Soulas B.,

doi:10.1109/EDTC.1994.326811

PORTO @ Publications Open Repository TOrino

IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.

System-Level Modeling and Verification: a Comprehensive Design Methodology / Camurati P.; Corno F.; Prinetto P.; Bayol C.; Soulas B. . - STAMPA. - (1994), pp. 636-640. ((Intervento presentato al convegno ED&TC 1994 : IEEE European Design and Test Conference EDAC, The European Conference on Design Automation. ETC European Test Conference. EUROASIC, The European Event in ASIC Design tenutosi a Paris (France) nel Feb 28 - Mar 03, 1994.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/2501219

Titolo:	System-Level Modeling and Verification: a Comprehensive Design Methodology
Autori:	CAMURATI, Paolo Enrico CORNO, Fulvio PRINETTO, Paolo Ernesto Bayol C. Soulas B. mostra contributor esterni nascondi contributor esterni
Data di pubblicazione:	1994
ISBN:	0818654104
Appare nelle tipologie:	4.1 Contributo in Atti di convegno

File in questo prodotto:

Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.