A New Reconfigurable Clock-gating Technique for Low Power SRAM-based FPGAs / L. Sterpone; D. Matos; L. Carro; S. Wong; F. Anjam. - (2011), pp. 1-6. ((Intervento presentato al convegno IEEE Design, Automation and Test in Europe tenutosi a Grenoble, France nel 14-18 Marzo, 2011.
Titolo: | A New Reconfigurable Clock-gating Technique for Low Power SRAM-based FPGAs | |
Autori: | ||
Data di pubblicazione: | 2011 | |
Appare nelle tipologie: | 4.1 Contributo in Atti di convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11583/2423932
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.