PORTO @ Archivio Istituzionale della Ricerca

A New Reconfigurable Clock-gating Technique for Low Power SRAM-based FPGAs / Sterpone, L., D., M., L., C., S., W., F., A.. - (2011), pp. 1-6. (IEEE Design, Automation and Test in Europe Grenoble, France 14-18 Marzo, 2011).

A New Reconfigurable Clock-gating Technique for Low Power SRAM-based FPGAs

STERPONE, Luca;
2011
2011
4.1 Contributo in Atti di convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2423932
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo