Symbolic Low-Power Re-Synthesis of Large Sequential Circuits Based on Clock Gating Mechanisms / Benini, L.; De Micheli, G.; Macii, Enrico; Poncino, Massimo; Scarsi, R.. - (1997). (Intervento presentato al convegno ED&TC’97: 1997 European Design and Test Conference) [10.1109/EDTC.1997.582409].
Symbolic Low-Power Re-Synthesis of Large Sequential Circuits Based on Clock Gating Mechanisms
MACII, Enrico;PONCINO, MASSIMO;
1997
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2382520
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo