New techniques for improving the performance of the lockstep architecture for SEEs mitigation in FPGA embedded processors / Abate, Francesco; Sterpone, Luca; C. A., Lisboa; L., Carro; Violante, Massimo. - In: IEEE TRANSACTIONS ON NUCLEAR SCIENCE. - ISSN 0018-9499. - 56:(2009), pp. 1992-2000. [10.1109/TNS.2009.2013237]

New techniques for improving the performance of the lockstep architecture for SEEs mitigation in FPGA embedded processors

ABATE, FRANCESCO;STERPONE, Luca;VIOLANTE, MASSIMO
2009

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/1875947
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo