A design flow for protecting FPGA-based systems against single event upsets / Sterpone, Luca; Violante, Massimo. - (2005), pp. 436-444. ((Intervento presentato al convegno IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems [10.1109/DFTVS.2005.5].

A design flow for protecting FPGA-based systems against single event upsets

STERPONE, Luca;VIOLANTE, MASSIMO
2005

9780769524641
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/1669996
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo