Archivio Istituzionale della RicercaCombined software and hardware techniques for the design of reliable IP processors / Rebaudengo, M., Sterpone, L., Violante, M., C., B., A., M., D., S.. - (2006), pp. 265-273. (21th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems ) [10.1109/DFT.2006.18].
Combined software and hardware techniques for the design of reliable IP processors
REBAUDENGO, Maurizio;STERPONE, Luca;VIOLANTE, MASSIMO;
2006
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/1501969
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo