Exploring the Impact of Logic Synthesis on Area, Delay and Power Dissipation of CMOS Circuits / Macii, Alberto; Macii, E.. - (1999), pp. 384-388. ((Intervento presentato al convegno IEEE Asilomar Conference on Signals, Systems and Computers tenutosi a Pacific Grove, California nel Ottobre 1999 [10.1109/ACSSC.1999.832357].

Exploring the Impact of Logic Synthesis on Area, Delay and Power Dissipation of CMOS Circuits

MACII, Alberto;E. MACII
1999

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1500459
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo