Exploring the Impact of Logic Synthesis on Area, Delay and Power Dissipation of CMOS Circuits / MACII A.; E. MACII. - (1999), pp. 384-388. ((Intervento presentato al convegno IEEE Asilomar Conference on Signals, Systems and Computers tenutosi a Pacific Grove, California nel Ottobre 1999 [10.1109/ACSSC.1999.832357].
Titolo: | Exploring the Impact of Logic Synthesis on Area, Delay and Power Dissipation of CMOS Circuits | |
Autori: | ||
Data di pubblicazione: | 1999 | |
ISBN: | 0780357000 | |
Appare nelle tipologie: | 4.1 Contributo in Atti di convegno |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11583/1500459
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.