Evaluating regularity extraction in logic synthesis / Chakraborty, A; Macii, Alberto; Macii, Enrico; Poncino, Massimo; Pandini, D.. - 2:(2005), pp. 641-644. ((Intervento presentato al convegno ISSCS 2005: International Symposium on Signals, Circuits and Systems, 2005. tenutosi a Iasi, Romania nel Luglio 2005 [10.1109/ISSCS.2005.1511322].

Evaluating regularity extraction in logic synthesis

MACII, Alberto;MACII, Enrico;PONCINO, MASSIMO;
2005

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/1500349
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo