Optimal Hardware Pattern Generation for Functional BIST / Cataldo, S.; Chiusano, SILVIA ANNA; Prinetto, Paolo Ernesto; Wunderlich, H. J.. - (2000), pp. 292-297. (Intervento presentato al convegno IEEE Design, Automation and Test in Europe nel 27-30 March 2000).
Optimal Hardware Pattern Generation for Functional BIST
CHIUSANO, SILVIA ANNA;PRINETTO, Paolo Ernesto;
2000
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/1408855
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo