Design of embedded systems: formal models, validation, and synthesis / EDWARDS S; LAVAGNO L.; LEE E.A.; SANGIOVANNI-VINCENTELLI A.. - In: PROCEEDINGS OF THE IEEE. - ISSN 0018-9219. - 85:3(1997), pp. 66-90.
Titolo: | Design of embedded systems: formal models, validation, and synthesis |
Autori: | |
Data di pubblicazione: | 1997 |
Rivista: | |
Appare nelle tipologie: | 1.1 Articolo in rivista |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11583/1401922
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.