PORTO @ Archivio Istituzionale della Ricerca

Design of embedded systems: formal models, validation, and synthesis / Edwards, S., Lavagno, L., Lee, E.A., SANGIOVANNI VINCENTELLI, A.. - In: PROCEEDINGS OF THE IEEE. - ISSN 0018-9219. - 85:3(1997), pp. 66-90.

Design of embedded systems: formal models, validation, and synthesis

LAVAGNO, Luciano;
1997
1997
PROCEEDINGS OF THE IEEE
1.1 Articolo in rivista
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1401922
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo