statistiche ricercatore

Continente	#
NA - Nord America	585
AS - Asia	582
EU - Europa	523
SA - Sud America	46
Continente sconosciuto - Info sul continente non disponibili	37
AF - Africa	17
OC - Oceania	2
Totale	1.792

Nazione	#
US - Stati Uniti d'America	553
IT - Italia	258
VN - Vietnam	164
SG - Singapore	140
CN - Cina	114
RU - Federazione Russa	74
DE - Germania	69
BR - Brasile	38
KR - Corea	38
HK - Hong Kong	37
CA - Canada	18
FR - Francia	17
BD - Bangladesh	16
NL - Olanda	13
BE - Belgio	12
FI - Finlandia	12
AT - Austria	11
GB - Regno Unito	11
IE - Irlanda	10
IN - India	10
SE - Svezia	10
IR - Iran	8
JP - Giappone	8
PH - Filippine	8
IL - Israele	6
PT - Portogallo	6
TR - Turchia	6
ZA - Sudafrica	6
IQ - Iraq	5
CR - Costa Rica	4
ID - Indonesia	4
CH - Svizzera	3
CL - Cile	3
EG - Egitto	3
ES - Italia	3
LT - Lituania	3
PK - Pakistan	3
PR - Porto Rico	3
UA - Ucraina	3
UZ - Uzbekistan	3
CZ - Repubblica Ceca	2
HN - Honduras	2
JO - Giordania	2
NO - Norvegia	2
NZ - Nuova Zelanda	2
PL - Polonia	2
SC - Seychelles	2
TH - Thailandia	2
TN - Tunisia	2
TT - Trinidad e Tobago	2
AR - Argentina	1
BG - Bulgaria	1
BY - Bielorussia	1
CO - Colombia	1
CW - ???statistics.table.value.countryCode.CW???	1
DZ - Algeria	1
EC - Ecuador	1
GE - Georgia	1
GT - Guatemala	1
JM - Giamaica	1
KE - Kenya	1
KZ - Kazakistan	1
LB - Libano	1
LK - Sri Lanka	1
MA - Marocco	1
MX - Messico	1
MY - Malesia	1
NG - Nigeria	1
NP - Nepal	1
PY - Paraguay	1
TJ - Tagikistan	1
TW - Taiwan	1
UY - Uruguay	1
Totale	1.756

Nome	#
SILVIA: Automated Superword-Level Parallelism Exploitation via HLS-Specific LLVM Passes for Compute-Intensive FPGA Accelerators	395
LESS: Low-Power Energy-Efficient Subgraph Isomorphism on FPGA	264
To Spike or Not To Spike: A Digital Hardware Perspective on Deep Learning Acceleration	213
Low-Power Subgraph Isomorphism at the Edge Using FPGAs	211
Making acceleration more amenable with novel high-level synthesis techniques for FPGAs	209
A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs	206
null	126
Array-specific dataflow caches for high-level synthesis of memory-intensive algorithms on FPGAs	124
Array-specific dataflow caches for high-level synthesis of memory-intensive algorithms on FPGAs	44
Totale	1.792

	Totale	Lug	Ago	Sett	Ott	Nov	Dic	Gen	Feb	Mar	Apr	Mag	Giu
2022/2023	77	0	0	0	0	22	12	4	2	4	1	2	30
2023/2024	121	0	1	17	11	18	12	8	4	8	4	13	25
2024/2025	439	25	16	10	35	87	25	61	36	33	19	49	43
2025/2026	927	77	51	68	64	40	37	112	86	166	82	46	98
2026/2027	228	41	15	57	95	20	0	0	0	0	0	0	0
Totale													1.792

PORTO @ Archivio Istituzionale della Ricerca